تولید «SystemVerilog Assertions» (SVA) برای اطمینان از صحت عملکرد سختافزارها همیشه کاری زمانبر و دشوار بوده است. حالا محققان با معرفی فریمورک جدید «FVRuleLearner»، گام بزرگی برای حل این چالش برداشتهاند!
این مدل با استفاده از ساختار درختی و استدلال عملگرمحور (Op-Tree)، به مدلهای زبانی کمک میکند تا کدهای تایید سختافزاری را با دقت و درک بسیار بالاتری تولید کنند. نتیجه؟ کاهش خطاهای نحوی و بهبود چشمگیر در صحت عملیاتی که میتواند فرآیند طراحی تراشهها را بسیار سریعتر کند. 🚀
منبع: arXiv AI